AM3352BZCZA100

- एमडीडीआर: 200-मेगाहर्ट्ज क्लॉक (400-मेगाहर्ट्ज डेटा दर)
– DDR2: 266-मेगाहर्ट्ज क्लॉक (532-मेगाहर्ट्ज डाटा दर)
- DDR3: 400-मेगाहर्ट्ज क्लॉक (800-मेगाहर्ट्ज डाटा दर)
- DDR3L: 400-मेगाहर्ट्ज क्लॉक (800-मेगाहर्ट्ज डाटा दर)
- 16-बिट डेटा बस
- कुल एड्रेसेबल स्पेस का 1GB
- एक x16 या दो x8 मेमोरी डिवाइस कॉन्फ़िगरेशन का समर्थन करता है
- सामान्य-उद्देश्य मेमोरी नियंत्रक (GPMC)
- लचीला 8-बिट और 16-बिट एसिंक्रोनस मेमोरी इंटरफ़ेस सात चिप चयनों के साथ (NAND, NOR, Muxed-NOR, SRAM)
- 4-, 8-, या 16-बिट ECC को सपोर्ट करने के लिए BCH कोड का उपयोग करता है
- 1-बिट ECC को सपोर्ट करने के लिए हैमिंग कोड का उपयोग करता है
- त्रुटि लोकेटर मॉड्यूल (ईएलएम)
- बीसीएच एल्गोरिदम का उपयोग करके उत्पन्न सिंड्रोम बहुपद से डेटा त्रुटियों के पते का पता लगाने के लिए जीपीएमसी के साथ संयोजन में उपयोग किया जाता है
- बीसीएच एल्गोरिदम के आधार पर 4-, 8-, और 16-बिट प्रति 512-बाइट ब्लॉक त्रुटि स्थान का समर्थन करता है
प्रोग्रामेबल रियल-टाइम यूनिट सबसिस्टम और इंडस्ट्रियल कम्युनिकेशन सबसिस्टम (PRU-ICSS)
- EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ और अन्य जैसे प्रोटोकॉल का समर्थन करता है
- दो प्रोग्राम करने योग्य रीयल-टाइम इकाइयां (पीआरयू)
– 32-बिट लोड/स्टोर आरआईएससी प्रोसेसर 200 मेगाहर्ट्ज पर चलने में सक्षम
- सिंगल-एरर डिटेक्शन (समता) के साथ निर्देश रैम का 8KB
- सिंगल-एरर डिटेक्शन (समता) के साथ 8KB डेटा रैम
- 64-बिट संचायक के साथ सिंगल-साइकिल 32-बिट गुणक
- उन्नत जीपीआईओ मॉड्यूल बाहरी सिग्नल पर शिफ्टइन / आउट सपोर्ट और समानांतर लैच प्रदान करता है
- सिंगल-एरर डिटेक्शन (समता) के साथ 12KB की साझा रैम
- तीन 120-बाइट रजिस्टर बैंक प्रत्येक पीआरयू द्वारा एक्सेस किए जा सकते हैं
- सिस्टम इनपुट इवेंट्स को संभालने के लिए इंटरप्ट कंट्रोलर (INTC)।
- पीआरयू-आईसीएसएस के अंदर के संसाधनों से आंतरिक और बाहरी मास्टर्स को जोड़ने के लिए स्थानीय इंटरकनेक्ट बस
– पीआरयू-आईसीएसएस के अंदर बाह्य उपकरणों:
- फ्लो कंट्रोल पिन के साथ एक यूएआरटी पोर्ट,
12 एमबीपीएस तक का समर्थन करता है
- एक उन्नत कैप्चर (eCAP) मॉड्यूल
- दो एमआईआई ईथरनेट पोर्ट जो औद्योगिक का समर्थन करते हैं
ईथरनेट, जैसे कि ईथरकैट
- एक एमडीआईओ पोर्ट
पावर, रीसेट और क्लॉक मैनेजमेंट (PRCM) मॉड्यूल
- स्टैंड-बाय और डीप-स्लीप मोड के प्रवेश और निकास को नियंत्रित करता है
- स्लीप सीक्वेंसिंग, पावर डोमेन स्विच-ऑफ सीक्वेंसिंग, वेक-अप सीक्वेंसिंग और पावर डोमेन स्विच-ऑन सीक्वेंसिंग के लिए जिम्मेदार
- घड़ियां
- एकीकृत 15- से 35-मेगाहर्ट्ज उच्च आवृत्ति
थरथरानवाला विभिन्न सिस्टम और परिधीय घड़ियों के लिए एक संदर्भ घड़ी उत्पन्न करने के लिए प्रयोग किया जाता है
- व्यक्तिगत घड़ी सक्षम और अक्षम का समर्थन करता है
सबसिस्टम और पेरिफेरल के लिए नियंत्रण
कम बिजली की खपत की सुविधा
- सिस्टम क्लॉक जेनरेट करने के लिए पांच ADPLLs
(MPU सबसिस्टम, DDR इंटरफ़ेस, USB और पेरिफेरल्स [MMC और SD, UART, SPI, I2C], L3, L4, ईथरनेट, GFX [SGX530], LCD पिक्सेल क्लॉक)